Citation 1

(Translation of Relevant parts and Abstract)

Japanese Patent Application Laying Open (KOKAI) No. 2-103630 laid open to the public April 16, 1990

Japanese Patent Application No. 63-256845 filed October 12, 1988

Priority(ies) claimed: None

Applicant(s): NEC Corporation, Tokyo, Japan and KOUFU NIPPON DENKI KK, Yamanashi, Japan

Inventor(s): Akihisa MAKITA, et al., Japanese citizens

Title of Invention: DATA PROCESSOR

Detailed Description of the Invention:

Instructions used here include Load Multiple instruction (hereinafter call LM instruction) and Store Multiple instruction (hereinafter called STM instruction). The LM instruction and the STM instruction are in the instruction format shown in Figure 4 that shows instruction formats of the LM instruction and the STM instruction. The LM instruction and the STM instruction have operation code part OP for indicating that the instruction is LM instruction or STM instruction, ADR field for indicating an address of main memory storing data to be loaded into a register for an LM instruction and indicating an address of main memory for storing contents of a register for an STM instruction, N_b, N_g fields for indicating the number of base registers and general-purpose registers

for loading or storing, and B1, G1 fields for indicating the top number of base registers and general-purpose registers for loading or storing. N_b base registers counted from the number indicated by Bf and N_g general-registers counted from the number indicated by G1 are loaded or stored in accordance with an LM instruction or an STM instruction.

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-103630

(43) Date of publication of application: 16.04.1990

(51) Int.CI.

GO6F 9/30

G06F 7/00

G06F 9/34

(21) Application number: 63-256845 (71) Applicant: NEC CORP

KOUFU NIPPON

DENKI KK

(22) Date of filing: 12.10.1988 (72) Inventor: MAKITA AKIHISA


ENDO TOMOHIKO

(54) DATA PROCESSOR

(57) Abstract:

PURPOSE: To speed up a data processing designating plural registers with one instruction to a register group composed of plural kinds of plural general purpose registers, address registers, etc., each of which is composed of plural registers and processing instructions for storing data in a main memory device. CONSTITUTION: This data processor is constituted of an instruction control section 1, main memory device (memory) 2, alignment circuits 5 and 9, registers 6-8, 11, 12, 15...30, 39, and 40, operation register 10, selector 13, ALU (arithmetic logic unit) 14, store mask decoder 35, and adders 31...34, 36, and 38. Then plural registers of the register group composed of general purpose registers, address registers, etc., each of which is composed of plural registers are designated by one instruction and instructions for storing data in the memory 2 are performed. Therefore, processing speeds of arithmetic operations of various data sizes can be improved.

Copyright (C); 1998,2003 Japan Patent Office



4 100

1B日本国特許庁(JP)

10 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-103630

Int. Cl.	識別配号	庁内整理番号	❸公開	平成2年(1990)4月16日
G 06 F 9/30 7/00 9/34	350 B	7381-5B		
9/34	3 3 0		G 06 F 7/00	R
		垂 香	詩文 朱請文 🗈	6 水項の数 1.(全8頁)

砂発明の名称 データ処理装置

②特 顧 昭63-256845

②出 願 昭63(1988)10月12日

②発明者 牧田 明久 東京都港区芝5丁目33番1号 日本電気株式会社内②発明者 遠藤 友彦 山梨県甲府市丸の内1丁目17番14号 甲府日本電気株式会 社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

⑪出 顋 人 甲府日本電気株式会社 山梨県甲府市丸の内1丁目17番14号

四代 理 人 弁理士 山川 政樹 外2名

明 相 相

1. 発明の名称

データ処理装置

2. 特許請求の範囲

一連の番号を付けられメモリへストアされたと を同一のデータ幅を占める複数個のレジスタから **構成される第1のレジスタ群と第2のレジスタ群** を有し、前記メモリへのデータのストアを個々の レジスタの複数個分のデータ幅で行い得るデータ 処理装置で、前記第1のレジスタ群の任意の番号 のレジスタから任意の個数のレジスタと前配第2 のレジスタ群の任意の番号のレジスタから任意の 個数のレジスタを前記メモリへストアする命令の 実行において、命令で指定されたメモリへストア する第1のレジスタ群のレジスタの個数がセツト され眩メモリへのストアのデータ幅のレジスタの データ幅に対する倍数分だけメモリへのストア毎 に放算されるカウンタ手段と、前配第1のレジス **タ群と前配第2のレジスタ弾から前記メモリヘス** トアするため説出ナレジスタを指定するレジスタ

番号を保持する前配倍数の個数のレジスタ番号レ ジスタ群とを有し、前配カウンタ手段の値が前記 倍数より大きいか等しい際には、命令開始後是初 のストアに対しては命令で指定された第1のレジ スタ群の先頭のレジスタ番号から連続するレジス タ番号を前記レジスタ番号レジスタ群の各レジス タに顧にセントし、命令開始後2回目以降のスト アに対しては前配レジスタ番号レジスタ群の各レ **ジスタには各々道袖の値に前記倍数だけ加算した** 値をセットし、前記カウンタ手段の値が前記倍数 より小さく0以上の際には、命令開始後最初のス トアに対しては命令で指定された第1のレジスタ 群の先頭のレジスタ番号から連続するレジスタ番 号を前記レジスタ番号レジスタ群の先頭のレジス タから前記カウンタ手段の値の個数のレジスタに セットし、残りのレジスタ番号レジスタには命令 で指定された第2のレジスタ群の先頭のレジスタ **徴号から連続するレジスタ番号をセツトし、命令** 開始後2回目以降のストアに対しては前記レジス タ番号レジスタ群の先頭から前記カウンタ手段の

値の個数のレシスタには原前の値に的記倍数だけ 加算した値をセットし、残りのレジスタ番号レジスタには命令で指定された第2のレジスタ群の先 頭のレジスタ番号から連続したレジスタ番号をセットし、前記カウンタ手段の値が負のときには、 前記レジスタ番号レジスタ群の各レジスタには直 前の値に前記倍数だけ加算した値をセットするよ りに創御されることを特徴とするデータ処理装置。

3. 発明の詳細な説明

(産塾上の利用分野)

本発明は汎用レジスタタ, アドレスンタタ群に 複数類の各々が複数個からなるレジスタ群に対 して1命令で複数個のレジスタを指定して主配像 を優へストアする命令を処理するデータ処理疾費 に係り、特に一連の番号を付けられる複数のスメークではないがある。 でされたとき同一のデータ幅を占める複数のレジスタから構成されるが1のレジスタ神と第2の レジスタが移を有し、上記メモリへのデータのスト でを個々のレジスタの複数個分のデータ機で行い 得るデータ処理装置に関するものである。

る)やストアマルチブル (Store Multiple) 命令 (以下、 STM 命令と呼称する)がある。そして、 とのLM 命令なよび STM 命令は LM 命令, STM 命 今の命令語形式を示す図である第4図に示すより な命令形式をしており、 LM 命令あるいは STM 命 令であることを示すオペコード部 OP , LM 命令 のときはレジスタにロードするデータが格納され ている主記像装盤上のアドレスを示しSTM命令の ときはレジスタの内容をストプナペき主記憶袋最 上のアドレヌを示す ADB フイールド,ロードある いはストアするペースレジスタ,汎用レジスタの 個畝を示すNb.Ng フィールド,ロードあるいは .ストアするペースレジスタ。汎用レジスタの先頭 番号を示すB!,GL フイールドを持つ。このLM 命令, STM 命令でロードあるいはストアされるべ ースレジスタは B! で示される番号から連続する 番号を持つ Nb 値であり、同じく汎用レジスタは GI で示される符号から連続する答号を持つNg 俗である。

そして、メインプログラムからサブルーテンプ

(従来の技術)

との彼のデータ処理装置では、ベースレジスタ (Base Register)と呼ばれる主に主記憶装置内の 命令簡や命令で使用するデータを指定するための アドレス情報を格納するレジスタや汎用レジスタ (General Register) と呼ばれる主に演算データ ヤベースレジスタとともに使用されるインデクス (index) 情報を格納するレジスタが複数個ずつ用 意されてかり、プログラムから自由に使用できる よりになつている。

そして、ペースレジスタや汎用レジスタは各々連続した互いに独立な番号が付けられ、との番号を指定することでプログラムから簡単に使用できるようになつているがその数に限りがあるためサブルーチンプログラム等で作業用レジスタを必要とする場合メインプログラム領で使用していたレジスタを一時退避しメインプログラムに戻るときに回復する必要がある。

とのときに使用される命令にロードマルチブル (Load Multiple)命令(以下、LM 命令と呼称す

ログラムが呼ばれるとき、メインプログラムで使用していたペースレジスタおよび汎用レジスタの内容は STM 命令によつて主配憶装置へ退避されれい ドサブルーチンプログラムではこれで使用での過ごとなる。サブルーチンプログラムへ及るとを STM 命令によつて主記憶装置へ退避されていた コスレジスタ・汎用レジスタは、LM 命令に ロスレジスタ・汎用レジスタは、LM 命令に ロスレジスタ・汎用レジスタは、 LM 命令に ロスレジスタ・ 元 カンフェクラムの処理が続けられる。

(発明が解決しようとする課題)

LM 命令かよびSTM 命令の特長は、複数のレジスタを退避・回復するときに通常のロード命令・ストア命令のようにレジスタ1個ずつに命令1個ずつを記述する必要がなくプログラムが簡単になることであるが、実際にロードあるいはストアされるレジスタが命令語中に1つずつ記述されているわけではないので、データ処理装置の

制御回路が先頭のレジスタ番号 Bi, Gi とレジスタの個数 Nb, Ns から各々のレジスタ番号を生成しレジスタの読出し、書込みを制御しなければならない。

一般に、高速の汎用のデータ処理接触では、機 大のデータサイズの没算処理を高速化するために、 主記憶整置との間の観出しおよび書込みのデータ 幅をなるべく広くとり効率を上げようとしており、 通常とのデータ幅はペースレジスタおよび汎用レ ジスタのデータ幅の2倍あるいはそれ以上にとら れているととが多いが、LM 命令, STM命令では 上述したロード・ストアのレジスタ番号の制御の 複雑さ故に、との主記憶接醒とデータ処理装置と の間のデータパスを有効に利用できていなかつた。

さらに、従来のこの種のデータ処理装置では、汎用レジスタ間の演算、例えば、汎用レジスタョ と汎用レジスタョとを加算し汎用レジスタョへ格 納というような命令が存在し、この命令を高速化 するために汎用レジスタを2個同時に読出すこと ができるようになつているが、この機能もSTM命

記倍数の個数のレジスタ番号レジスタ群とを有し、 上記カウンタ手段の低が上記倍数より大きいか等 しい原には、命令開始後最初のストアに対しては 命令で指定された第1のレジスタ群の先頭のレジ スタ番号から連続するレジスタ番号を上記レジス タ番号レジスタ群の各レジスタに限にセットし、 命令開始後2回目以降のストプに対しては上記レ ツスタ番号レジスタ群の各レジスタには各々頂前 の鎮に上記倍数だけ加算した値をセットし、上記 カウンタ手段の値が上配倍数より小さく0以上の 際には、命令開始使最初のストアに対しては命令 で指定された第1のレジスタ群の先戻のレジスタ 香号から連続するレジスタ番号を上記レジスタ番 号レジスタ群の先頭のレジスタから上記カウンタ 手段の値の値数のレジスタにセツトし,残りのレ ジスタ番号レジスタには命令で指定された第2の レジスタ群の先頭のレジスタ番号から連続するレ ジスタ番号をセツトし、命令開始後2回目以降の ストアに対しては上記レジスタ番号レジスタ群を セットし、残りのレジスタ番号レジスタには命令

令に対して上述した理由により有効に利用されて いないという課題があつた。

(課題を解決するための手段)

本発明のデータ処理装備は、一連の番号を付け られメモリへストアされたとき同一のデータ幅を 占める複数個のレジスタから構成される第1のレ **ツスタ群と第2のレジスタ群を有し、上記メモリ** ヘのデータのストアを個々のレジスタの複数個分 のデータ幅で行い得るデータ処理装置で、上配第 1のレジスタ群の任意の番号のレジスタから任意 の個数のレジスタと上記第2のレジスタ群の任意 の番号のレジスタから任意の仮数のレジスタを上 記メモリへストアする命令の実行にかいて、命令 で指定されたメモリへストアナる第1のレジスタ 群のレジスクの個数がセットされそのメモりへの ストアのデータ帳のレジスタのデータ相に対する 倍数分だけメモリへのストア毎に彼算されるカウ ンタ手段と、上記第1のレジスタ群と上記第2の レジスタ群から上記メモリへストアするため就出 ナレジスタを指定するレジスタ番号を保持する上

で指定された第2のレジスタ群の先頭のレジスタ 番号から連続したレジスタ番号をセットし、上記 カウンタ手段の値が負のときには上記レジスタ番 号レジスタ群の各レジスタには取的の値に上記告 数だけ加算した値をセットするように制御される ものである。

(作用)

本発明にかいては、汎用レジスタ,アドレスレジスタなど複数積燥の各々が複数値からなるレジスタ群に対して1命令で複数値のレジスタを指定して主記憶装備(メモリ)へストアする命令を処理する。

(突悠倒)

以下、図面に基づき本発明の実施例を詳細に説明する。

第1図は本発明の一実施例を示すプロック図で みる。

図において、1 は命令制御部、2 は主記憶装置 (メモリ)、5,9 は整列回路6~8,11,12, 15,16・・・80,39,40 はレジスタ、10は

演算レジスタで、この演算レジスタリ 0 は、1 連 の番号を付けられメモリへストアされたとき阿一 のデータ幅を占める複数個のレジスタから構成さ れる第1のレジスタ評と第2のレジスタ群を内蔵 している。そして、レジスタ18,17は第1の レジスタ群と第2のレジスタ群から主記憶装置1 (メモリ)へストアナるため読出ナレジスタを指 定するレジスタ番号を保持するメモリへのストア のデータ幅のレジスタのデータ幅に対する倍数の 個数のレジスタ番号レジスタ群を形成している。 1 3はセレクタ、1 4は ALU (Arithmetic Logic Unit)、31,82,88,34,36,57,88は加 算器で、この加算器38とレジスタ21は命令で 指定されたメモリへストアナる第1のレジスタ群 のレジスタの偏数がセットされそのメモリへのス トナのデータ幅のレジスタのデータ幅に対する倍 数分だけメモリへのストア毎に波算されるカウン タ手段を構成している。

そして、第1のレジスタ群の任意の番号のレジスタから任意の個数のレジスタと第2のレジスタ

ンタ手段の値の個数のレジスタには度前の値に上記倍数だけ加算した値をセットし、残りのレジスタ 番号レジスタには命令で指定された第8のレジスタ から 透続したレジスタ 番号をセットし、上記カウンタ手段の値が負のときにはレジスタ 番号レジスタ 群の各レジスタには 度前の値に上記倍数だけ 加算した値をセットするように制御されるよう構成されている。

つぎにとの第1四に示す実施例の動作を説明する。

まず、命令制御部1は命令語を解院しデータ処理装置各部へ命令実行に必要な情報と制御信号を供給する。主記憶装置2は、データ処理接置で実行される命令や各種データが格納されるがこの第1図に示す実施例では命令制御部1への命令供給パスは省略されている。この主記憶装置2からはアレスが8a~8a+7の8パイトのデータを一度に開出せるが、主記憶装置2に格納されている各種オペランドは任意のアドレスに置かれるため発列回路5によって各種データタイプ毎に処理しや

騨の任意の番号のレジスタから任意の個数のレジ スタをメモリヘストアナる命令の実行において、 上記カウンタ手段の値が上配倍数より大きいか等 しい際には、命令開始後最初のストプに対しては 命令で指定された第1のレジスタ群の先頭のレジ スタ番号から連続するレジスタ番号をレジスタ番 身レジスタ群の各レジスタに順化セットし,命令 開始後2回目以降のストア化対してはレジスタ番 号レジスタ群の名レジスタには各々原前の値に上 配倍数だけ加算した値をセットし、上配カウンタ 手段の値が上記倍数より小さく0以上の際には、 命令開始後最初のストアに対しては命令で指定さ れた第1のレジスタ静の先頭のレジスタ番号から 連続するレジスタ番号をレジスタ番号レジスタ群 の先頭のレジスタから上記カウンタ手段の値の個 数のレジスタにセットし,夾りのレジスタ番号レ **ジスタには命令で指定された第2のレジスタ群の** 先頭のレジスタ番号から連続するレジスタ番号を セットし、命令開始後2回目以降のストアに対し てはレジスタ番号レジスタ群の先頭から上配カウ

すいよりにレジスタ8の一定の位置へ整列して読出される。そして、院出されたデータの整列のための情報としてはオペランドの先頭のアドレスの最下位3ビントが命令制御部1からレジスタ39とレジスタ49を経由して供給されるため、この情報から主記憶装置2から読出された8パイト内のデータのどの位置にオペランドの先頭があるかを知ることができる。

主記憶接世2にストアされるデータもアドレス 8n~8n+7の8パイトを基本とするので、任意のパイト位置からデータを書込むためにストアデータはレジスタ 8 にセットされた 後数列回路 9 によつてデータの先頭位置を所定のペイト位置にずらしてからストアされる。そして、ストアデータの整列のための情報としては脱出して、ストアデータの整列のための横下位 2 ビットを命令制御部1からレジスタ 2 7~30を経由して供給される。ここで、レジスタ 8 の機能は 8 パイトより大きなデータを連続して主配値装置 2 に整列して書込むためのパッフアの役割を果しており、

整列によっては今出したレジスタ1のストアデータが次のマシンサイタルでレジスタ8から供給されストアされる態様が第5図に示されている。第1図にかけるレジスタ1、8と整列回路9の動作説明図である。第5図にかいて、(4)はストアされるデータの形式を示したものであり、(6)はレジスタ1、8かよび整列回路9の動作を示したものである。そして、(f)は主記憶装置2のアドレスを示し、(f)はストアされるデータの先頭からのパイト位置を示す。

門様な機構は主配徳袋配2からの脱出しデータについても必要であるが、との実施例で説明されるSTM命令については関係がないため評細が省かれている。また、主配像袋筐2へストアするデータは常に8パイトを11セとは限らないため、実際に8パイトの中でストアするパイトを112定するストアマスク情報をストアマスクデコーダ35で生成してレジスタ28から主配像袋筐2へストアデータと一緒に送る。これは、例えば、第5回において最初にストアデータのパイト0~5をストアナ

ジスタを同時に統出すことができ、汎用レジスタ と汎用レジスタの間の演算を高速に処理すること ができる。また、演算レジスタ10から統出され たデータはレジスタ7や整列回路9を通つて主配 徳装置2へストアするとともできる。

ALU14 は演算レジスタ1 0 から読出されたデータともう一方の演算レジスタ1 0 からの読出しデータあるいは主記憶装置 2 からの読出しデータの内セレクタ1 3 で選択されたものに論理演算や算術演算を施しレジスタ1 5 から演算レジスタ10 に客込む。

つぎに、レジスタ18は演算レジスタ10から 読出すレジスタのレジスタ番号を保持し、レジス タ17はもり一つの演算レジスタ10からの読出 レレジスタ番号を保持するとともに演算レジスタ 10への書込みレジスタ番号の制御にも使用され、 レジスタ18、19とレジスタ番号が持回わられ る。

そして、とのレジスタ1 6 , 1 7 には加算器 31,32,33,34 が接続され、命令制御部1 か るときの主記憶装置 2 へのデータの 8 パイトの先 頭 2 パイトあるいは最後のストアデータのパイト 1 4 ~ 1 5 をストアナるときの 8 パイトの後 6 パイトはデータをストアした後でも元の内容を書換 えないようにする必要があるからである。なか、 ストアマスクデコーダ 3 5 の詳細については後述 する。

つぎに、演算レジスタ10には、4ペイトのデータ概をもつたペースレジスタおよび汎用レジスタが各8個ずつ含まれる。そして、個々のペースレジスタかよび汎用レジスタ内で送続した独自互いカリジスタ内の汎用レジスタ内で送続した独自互いかを区別する。この演算レジスタ10ペースレジスタ 15に保持されたレジスタ番号のペースレクンスターをおよびレジスタ11に各々保持されたカジスタ16かよびレジスタ15に会々保持されたカジスタ番号のペースレジスターをおよびレジスターであるいは汎用レジスタ番号のペースレジスタカをいは汎用レジスタ番号のペースレジスタカをいは汎用レジスタ番号のペースレジスタカをいは、

ら供給されたレジスタ番号を保持しているレジスタ20かよび21の内容をそのままあるいは+1加算した値をセットできるほか自分自身の内容となったともできる。とこれが自己を値をセットすることもできる。とこれが自己を値をサー1加算するということの意味は次のペースレジスタあるいは汎用レジスタでは、ここではません。ただし、ここではまけるよので表大のレジスタを持つペースレジスタ・汎用レジスタを持つペースレジスタ・汎用レジスタを持つペースレジスタ・汎用レジスタとなり、加算費31,32,23。34もそのよりに動作する。

レジスタ22はSTM命令の制御のための専用レジスタであり、命令語のNb フィールドの値、すなわち、ストアされるペースレジスタの個数が命令制御部1から供給されセントされ、演算レジスタ10の内容を主配憶装置2にストアする毎に加算器37によつてその値が-2ずつ減ぜられる。このレジスタ22の機能はその値によつて演算レ

リスタ10のレジスタ番号レジスタ16かよび17にセットされるレジスタ番号を制御することであり、下記表に示すようにレジスタ22の値によつてSTM命令で指定された演算レジスタの第1回目のストア動作あるいは第2回目以降のストア動作に合せてレジスタ16、17の内容は制御される。

レジスタ	1回目の値		2回目以降の値	
22の値	レジスタ1T	レジスタ16	レジスタ17	レジスタ18
≥2		Bi+I (レジスタ21 の内容+1)		レジスタ1 6 の内容+2
=1	Bi	G i (レジスタ20 の内容)	レジスタ17 の内容+2	Q I
~ 0	G1	G1+1 (レジスタ20 の内容+1)	Gi	G1+1
<0	-	_	レジスタ17 の内容+2	レジスタ16 の内容+2

レジスタ23は、ストア動作を制御するための レジスタであり、STM命令実行時は、命令部のNb

第1図におけるストアマスクデコーダ35の動 作パターン回と使用例を示す図印である第2図に おいて、(a)に乐すマスクパターン A は第1四目の ストアで喪りのレジスタ個数が2以上のときに使 われ、マスクパターンBは、第1回目のストアで 残りのレジスタ個数が1のとき、マスクパターン Cは 2回目以降のストアで残りのレジスタ個数が 2以上のとき、マスクパクーン0は2回目以降の ストアで残りのレジスタ個数が1のと言、マスク パメーンEは2回目以降のストアで残りのレジス タ伽数が0のとき、マスクバターンをは2回目以 降のストアで紙に 1 回前のストアで残りレジスタ 個数が1個化なつていたときにそれぞれ使われる パターンで、各々のマスクパターンで「I」になつ ているピットに対応するパイトが実際に主記憶袋 置に容込まれる。

第2図(n)には、実際にストアするレジスタの個 数およびストアの先頭アドレスによつてストアマ スクパターンがどのように使われるかが示されて いる。 フィールドかよびNs フィールドの値が命令制御 部1から供給され、これらの値を加算器36で加算した値、すなわち、ストアするペースレジスタ と汎用レジスタの個数がセットされ演算レジスタ 10の内容を主配燈装置2にストアする毎に加算器 38によつて-2 ずつ減ぜられる。そして、このストア動作毎に-2 ずつ減ぜられたレジスタ23の値は、レジスタ24と25を経由してストアマスクデューダ35に供給される。

ストアマスクデコーダ35は、命令制御部1から供給されレジスタ27・28・28を経由してきた主記憶接置2へのストアの先頭アドレスの投下位3ビットの情報と、レジスタ23からレジスタ24・25と経由されてきた値、すなわち、ストアすべき残りのレジスタの個数と、そのストアがSTM命令の最初のストア動作からストアマスク情報を生成してレジスタ26から主記憶装置2へ整列回路8からのストアータと同期して送る。第2図(4)にストアマスクの生成パターンを示す。

なか、実際に主記憶装置2に対して行なわれるストア動作の回数3はストアされるペースレジスタ、汎用レジスタの合計R=Nb+Ngとストア先の 先頭アドレス最下位3ピットAから

8 = (4R+A+7)/8 (小数点以下切捨て)・・・(1)

で求められ、命令制御郎1からの制御によつてと の回数だけのストア動作が行なわれる。

以上が解1図のデータ処理装置の各部の機能設 明であり、つぎにこのデータ処理装置について具 体的な動作を STM 命令の実行例を示すタイムチャ ートである第3図によつて説明する。図中、ベー スレジスタ、汎用レジスタのレジスタ番号と各々 のレジスタから読出された内容を Bj(j=0・・・7)。 Gj(j=0・・・7) で表わしている。

そして、この例では、ストアされるペースレジスタは B。から始まる 5 個、汎用レジスタは G。から始まる 4 個の合計 9 個で、ストアアドレスの最下位 3 ピットは 6 であり、前記(1)式によりストア動作回数は 6 回となる。

以下、順を迫つて説明する。

まず、マシンサイタルも。において STM 命令を解読した命令制御部 1 は命令語(第4 図舎照)からとりだした Nb・Ns・Bi・Bi 等の情報を出力する。そして、これらの情報は、マシンサイタルも1 にかいてレジスタ 2 3 には Nb+Ns=9、レジスタ 2 2 には Nb=5、レジスタ 2 1 には Bi=B。、レジスタ 2 0 には Gi=G。としてとり込まれる。以降、レジスタ 2 1・2 0 の内容は STM 命令の値でするまでとのまま保持され続ける。一方、レジスタ 2 3・2 2 にとり込まれた Nb+Ns・Nb・の情報は同じく STM 命令の値でするまで~2 ずつ放ぜられ、ストアマスクの生成の制御、液算レジスタの読出し番号の制御に使用される。

そして、レジスター7,16に保持されている 演算レジスター0からの開出しレジスタ番号は、 マシンサイクルも。において始めて演算レジスタ 10からのデータの読出しのためにセットされる とマシンサイクルも。まで(B₅,B₆),(B₇,B₀) とベースレジスタのペアを順に招示していくが、

アドレスレジスタなど複数循類の各々が複数個からなるレジスタ群に対して1命令で複数個のレジスタを指定して主配徳装置(メモリ)へストアする命令を処理することにより、メモリーへのストアデータ幅が各レジスタのデータ幅の複数倍ある場合、複数レジスタを同時に1回のストア動作でメモリーへストアすることができ、また、種類の異つたレジスタとレジスタの継ぎ目でも連続してストアすることができる効果がある。

4. 図面の簡単な説明

第1四は本発明の一実施例を示すプロック図、 第2回は第1回におけるストアマスクデコーダの 動作説明図、第3回は第1回の実施例における動 作例を示すタイムナヤート、第4回は本発明の説 明に供するLM 命令、STM命令の命令語形式を示 す説明図、第5回は第1回におけるレジスタおよ び整列回路の動作説明図である。

1 · · · · 命令制御部、2 · · · · 主記憶典量 (メモリ)、5 · 9 · · · · ・・・・・・・ 主記憶典量 ・・ 演算レジスタ、13 · · · · セレクタ、14 マシンサイクル t。 にかいてレジスタ22の値= 1によつて残りのペースレジスタの個数が1個で あるととがわかると、次のマシンサイクル t。 で は残りのペースレジスタB, と次の汎用レジスタ へ先顧 G。を指示するように制御され、以降 (G。, G。),(G。, なし)と顧に脱出すレジスタ番号を指示 していく。

マシンサイクルも。以降2つずつ演算レジスタ 18から読出されたペースレジスタ・汎用レジス タはレジスタ11、12、7、8 および整列回路 9 を経て主記憶襲置2ペストアされていき、6回の ストア動作で終了する。

一方、ストプデータに同期してストアマスクは、レジスタ28からレジスク24,25を軽た残りレジスタ個数とストプアドレスの最下位3ピントの情報で整列回路9で整列されたストプデータのパイト位置に合せて生成され、主記憶装置2へ送られる。


(発明の効果)

以上説明したように本発明は、汎用レジスタ・

・・・・ ALU、 6~8,11,12,15~80・・・
・レジスタ、 31~34・・・ 加算器、 35・
・・・ストアマスクデコーダ、 36~38・・・
・加算器、 38,40・・・・レジスタ。

特許出題人 日本電気 株式会社 同 申府日本電気株式会社 代理 人 山 川 政 樹(1320~2名)

特開平2-103630 (8)



マシンサイクル

to 13 14 15 f6 f7 18

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
A FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.